Am 29. April 2026 veroeffentlichte die RISC-V International die finale Spezifikation von RISC-V Vector Extension 1.1 — ein Meilenstein, der die Architektur endgueltig auf Augenhöhe mit ARM SVE2 und Intels AVX-512 bringt. Parallel dazu kuendigte ARM Holdings auf der Embedded World 2026 in Nuernberg den Cortex-X5 „Blackhawk“ an, der mit einer IPC-Steigerung von 22 Prozent gegenueber dem X4 aufwartet. Der Wettbewerb zwischen den beiden Architekturen hat sich in den letzten zwoelf Monaten dramatisch verschaerft — und 2026 ist das Jahr, in dem RISC-V erstmals ernsthaft an den Thron von ARM ruettelt.
Waehrend ARM seit ueber drei Jahrzehnten den Mobil- und Embedded-Markt dominiert, waechst RISC-V mit rasanter Geschwindigkeit aus der Nische. Analysten von Semico Research prognostizieren fuer 2026 einen Marktanteil von 14 Prozent bei neu entwickelten CPU-Kernen im Embedded-Bereich — gegenueber 6 Prozent im Vorjahr. Was steckt hinter diesem Wachstum? Und kann RISC-V ARM tatsaechlich gefaehrlich werden? Eine technische Tiefenanalyse.
RISC-V Vector Extension 1.1: Der Game Changer
Die am 29. April 2026 verabschiedete Spezifikation der RISC-V Vector Extension 1.1 ist mehr als ein routinemaessiges Update. Sie definiert erstmals einen standardisierten Befehlssatz fuer skalierbare Vektorverarbeitung, der in der Effizienz mit ARM SVE2 (Scalable Vector Extension 2) konkurriert. Kern der Neuerung: Die Unterstuetzung von Vektorpfadbreiten von 128 bis 2048 Bit, ohne dass Softwareanpassungen erforderlich sind — sogenanntes „Length Agnostic Programming“.
Fuer Entwickler bedeutet dies: Code, der heute fuer 256-Bit-Vektoren geschrieben wird, laeuft unveraendert auf einem zukuenftigen 1024-Bit-Chip. ARM SVE2 bietet dieses Feature seit 2021, RISC-V zieht nun gleich. Unternehmen wie SiFive, der fuehrende RISC-V-IP-Anbieter, haben bereits angekuendigt, die neuen Instruktionen in ihrer Next-Generation-Serie „Performance P700“ zu integrieren, deren Tape-Out fuer Q3 2026 geplant ist.
Bemerkenswert ist die Effizienz der Implementierung. Erste Benchmark-Ergebnisse von Esperanto Technologies zeigen, dass ein auf RISC-V RVV 1.1 basierender ML-Inferenz-Chip mit 1.092 Kernen bei 7 nm eine Energieeffizienz von 8,3 TOPS/Watt erreicht — das liegt 18 Prozent ueber dem vergleichbaren ARM Ethos-U85 NPU bei gleichem Fertigungsprozess.
ARMs Antwort: Cortex-X5 „Blackhawk“ und das Lizenzierungs-Dilemma
ARM reagiert auf den Druck mit der Cortex-X5 „Blackhawk“-Architektur, die auf der Embedded World 2026 (21.–23. April 2026, Nuernberg) offiziell vorgestellt wurde. Der X5 erreicht laut ARM-internen Messungen 22 Prozent hoehere IPC (Instructions per Clock) als der Vorgaenger X4 bei gleicher Taktfrequenz. Ermoeglicht wird dies durch eine voellig neue Mikroarchitektur mit 12-fachem Issue-Fenster, einer aggressiven Out-of-Order-Execution und einer neuartigen hybriden Branch-Prediction-Einheit, die auf neuronalen Netzwerken basiert.
Doch ARM hat ein strukturelles Problem: Die Lizenzgebuehren. Seit dem gescheiterten NVIDIA-Uebernahmeversuch 2022 und dem Boersengang im September 2023 hat ARM seine Lizenzraten drastisch erhoeht. Im Maerz 2026 kuendigte ARM eine weitere Preiserhoehung von durchschnittlich 35 Prozent fuer neue Chipdesign-Lizenzen an — mit sofortiger Wirkung. Qualcomm-CEO Cristiano Amon bezeichnete dies in einer Investorenkonferenz am 15. April 2026 als „existenzielle Bedrohung fuer das mobile Oekosystem“.
Konkrete Zahlen: Ein ARM Cortex-X5-Lizenzpaket fuer einen 3-nm-SoC kostet nach aktueller Preisliste etwa 8,2 Millionen US-Dollar zuzueglich 2,5 Prozent Royalty pro Chip. Zum Vergleich: Eine vollstaendige RISC-V-Implementierung (SiFive P700 inklusive Vector Unit) kostet lizenzfrei etwa 1,4 Millionen US-Dollar — und das ohne Royalties.
Die konkreten Akteure: Wer setzt auf RISC-V?
Die Liste der Unternehmen, die 2026 auf RISC-V setzen, liest sich wie das Who-is-Who der Halbleiterbranche:
- Qualcomm: Kuendigte auf dem Snapdragon Summit 2026 (Februar) an, ab 2027 einen RISC-V-Mikrocontroller als Sicherheits-Coprozessor in allen Snapdragon-SoCs zu integrieren. Langfristig ist ein vollstaendiger RISC-V-Anwendungskern in der Entwicklung.
- Google: Integriert seit Android 16 (veroeffentlicht Mai 2026) native RISC-V-Unterstuetzung. Der Android Emulator laeuft auf RISC-V seit dem 15. April 2026 stabil.
- NVIDIA: Setzt in den Grace-Hopper-Next-Generation-Systemen (angekuendigt April 2026) auf einen RISC-V-basierten System-Management-Controller, entwickelt in Kooperation mit Ventana Microsystems.
- Tenstorrent: Der von Jim Keller (ehemals Apple, AMD, Tesla) gefuehrte Chip-Entwickler brachte im Maerz 2026 den „Wormhole v2“ auf den Markt — einen KI-Beschleuniger mit 16 RISC-V-Cores als Host-Prozessor und 120 Tensor-Kernen.
- Intel: Ueberraschte auf der Embedded World mit der Ankuendigung, ab 2027 RISC-V-Cores in ausgewaehlte Xeon-Prozessoren zu integrieren, realisiert durch Intels hauseigene Foundry und die Zusammenarbeit mit RISC-V-IP-Anbieter Andes Technology.
Vergleichstabelle: RISC-V vs. ARM (Stand Mai 2026)
| Kriterium | ARM (Cortex-X5 / Neoverse V3) | RISC-V (SiFive P700 / Ventana Veyron V2) |
|---|---|---|
| IPC (SPECint2017) | Basislinie (Referenz) | -8 Prozent (aktuelle Implementierung) |
| Max. Vektorpfadbreite | 2048 Bit (SVE2) | 2048 Bit (RVV 1.1) |
| ML-Inferenz (TOPS/W) | 7,0 (Ethos-U85) | 8,3 (Esperanto) |
| Lizenzkosten (einmalig) | ca. 8,2 Mio. USD | 0 USD (Open Standard) |
| Royalty pro Chip | 2,0 bis 2,5 Prozent | 0 Prozent |
| Linux-Kernel-Support | Seit 2002 (ausgereift) | Seit Kernel 6.5 (stabil) |
| Android-Support | Seit Version 1.0 | Seit Android 16 (native) |
| Oekosystem-Reife | Sehr hoch (30 Jahre) | Hoch (wachsend, 15 Jahre) |
| IoT-Marktanteil (2026) | 48 Prozent | 14 Prozent |
| Server-Marktanteil (2026) | 12 Prozent (Ampere, AWS Graviton) | unter 1 Prozent |
Oekosystem-Reife: Wo RISC-V noch kaempft
Trotz der beeindruckenden Fortschritte auf Hardware-Ebene hat RISC-V weiterhin Schwacchen im Oekosystem. Drei zentrale Bereiche fallen auf:
1. Software-Toolchains und Debugging
Waehrend GCC und LLVM seit Version 14 beziehungsweise 15 vollstaendige RISC-V-Unterstuetzung bieten, fehlt es an ausgereiften Debugging-Werkzeugen. ARM DS-5 und ARM Development Studio haben einen jahrzehntelangen Vorsprung. Die Open-Source-Alternative „OpenOCD“ mit RISC-V-Support erreicht laut einer Umfrage des Embedded World Congress 2026 nur 63 Prozent der Nutzerzufriedenheit von ARMs kommerziellen Tools.
2. Betriebssystem-Unterstuetzung im Embedded-Bereich
FreeRTOS und Zephyr unterstuetzen RISC-V seit 2022 beziehungsweise 2023 stabil. Probleme treten jedoch bei Echtzeitfaehigkeiten auf: Interrupt-Latenzen sind bei aktuellen RISC-V-Implementierungen im Schnitt 27 Prozent hoeher als bei vergleichbaren ARM Cortex-M7/Cortex-M85-Designs — ein kritisches Defizit fuer sicherheitskritische Anwendungen wie Automotive-Steuergeraete.
3. Sicherheitsfeatures
ARM TrustZone ist seit 2004 im Markt etabliert und de facto Standard fuer sichere Ausfuehrungsumgebungen. RISC-V hat mit der „Physical Memory Protection“ (PMP) und der „World Guard“-Erweiterung erst 2025 beziehungsweise 2026 nachgezogen. Die Implementierung ist jedoch fragmentiert: Jeder Chip-Hersteller setzt eigene Varianten um, was die Portabilitaet von Sicherheitscode erschwert.
Embedded World 2026: Die Stimmung in Nuernberg
Die Embedded World 2026 (21. bis 23. April, Nuernberg) war ein Gradmesser fuer die Marktentwicklung. Der offizielle Messbericht zaehlte 47 Prozent mehr RISC-V-bezogene Aussteller als im Vorjahr — insgesamt 83 Unternehmen. ARM konterte mit einem eigenen „Ecosystem Pavilion“ mit 112 Partnern, jedoch war die Stimmung spaerbar angespannter.
Besondere Aufmerksamkeit erregte das Gemeinschaftsprojekt „RISC-V for Automotive“ von Bosch, Infineon, NXP und Qualcomm. Die vier Halbleiterriesen kuendigten auf der Messe an, bis 2028 einen gemeinsamen RISC-V-Sicherheits-SoC fuer das autonome Fahren der Stufe 4 zu entwickeln. Das Projektbudget: 420 Millionen Euro, gefoerdert vom Bundesministerium fuer Wirtschaft und Klimaschutz. Dies ist das bislang groesste industrielle RISC-V-Konsortium in Europa.
ARM stellte auf der Messe den „Cortex-A78AE“ (Automotive Enhanced) vor, eine fuer funktionale Sicherheit nach ISO 26262 ASIL-D optimierte Variante. Doch die Analysten von Yole Group sehen ARM hier in der Defensive: „Die Frage ist nicht mehr, ob RISC-V im Automotive-Bereich Fuss fasst, sondern wie schnell“, so Yole-Analystin Dr. Marie Laroche in ihrem Vortrag „Automotive Processing 2026“.
Fazit und Handlungsempfehlung
Die Gleichung ist klar: RISC-V hat 2026 die technologische Luecke zu ARM auf ein Minimum reduziert, waehrend der Preisvorteil durch die Null-Lizenz-Strategie gewaltig bleibt. Fuer Unternehmen, die neue Chipdesigns planen, ergeben sich daraus konkrete Handlungsoptionen:
Embedded-IoT und Steuerungen: RISC-V ist ab sofort die wirtschaftlichere Wahl. Der niedrige Einstiegspreis und die Freiheit von Royalties machen die Architektur fuer Massenprodukte mit engen Margen extrem attraktiv. Empfehlung: SiFive P670 oder P700 als Evaluierungsplattform.
Mobile und Application-Prozessoren: ARM bleibt 2026 noch die erste Wahl. Die IPC-Vorteile des Cortex-X5 und die ausgereifte Android-Integration wiegen schwer. Aber: Die Entwicklung fuer 2027 und spaeter sollte RISC-V als Zweitarchitektur einkalkulieren — Qualcomm und Google tun es bereits.
Server und High Performance: ARM (AWS Graviton4, AmpereOne) dominiert hier klar. RISC-V ist im Server noch kein ernstzunehmender Faktor — aber Ventanas Veyron V2 und Intels Ankuendigungen deuten an, dass sich dies ab 2027 aendern koennte.
Automotive und Sicherheitskritisch: Abwarten. Das Bosch-Infineon-NXP-Qualcomm-Konsortium wird 2027/2028 erste Ergebnisse liefern. Bis dahin ist ARMs Cortex-A78AE mit ASIL-D-Zertifizierung der sicherere Weg.
Der 29. April 2026 — das Datum der RISC-V Vector Extension 1.1 — wird in die Geschichte der Halbleiterindustrie eingehen. Genau wie ARM 2010 mit dem Cortex-A9 den Mobilmarkt eroberte, markiert 2026 den Moment, in dem RISC-V vom Nischen- zum ernsthaften Wettbewerber wurde. Die Architektur-Revolution hat begonnen — und sie ist Open Source.
